衢州網絡接口參數

摘要：介紹了一種基于AX88796B的網絡接口設計。詳細介紹了該網絡芯片的硬件結構和功能特性。創(chuàng)新完成了AX88796B與DSP處理器TMS320C 6722連接的硬件設計和軟件驅動設計。涉及的關鍵技術主要有AX88796B的本地總線連接、物理層網絡驅動的設計、網絡報文的發(fā)送、網絡報文的接收，以及協(xié)議層軟件的開發(fā)。系統(tǒng)完成后與其他網絡設備連接，經測試，網絡通信穩(wěn)定可靠，在100 Mb／s的速度，負荷超過90％的情況下，沒有丟包和錯包出現(xiàn)，可以滿足大數據量、高速通信的要求。1前言美國TI公司的TMS320C6722是一款主要面向嵌入式應用的高性能32位DSP，它數據運算處理能力可達2 000 MIPS和1 500 FLOPS，具有豐富的片上資源，目前已經被廣泛應用在各種數字應用中。AX88796B是由臺灣ASIX公司推出的一款與NE2000兼容的快速以太網控制器，其內部集成10／100M自適應的介質訪問層MAC和物理層收發(fā)器PHY以及8K×16b的SRAM，SK支持8位、16位的通用CPU總線類型，執(zhí)行基于IEEE802.3／IE-EE80.3u局域網標準的以太網控制功能，并且提供發(fā)送隊列功能來增強標準NE2000的發(fā)送性能。該控制器采用64LQFP封裝，僅占用9 mm×9mm的印制板面積，分析其性能可以滿足系統(tǒng)需要。2 系統(tǒng)硬件設計(1)AX88796B的硬件結構。AX88796B芯片內部集成了8／16位CPU接口、串行E2PROM接口、8 K×16 b的SRAM、包緩存管理、MAC、PHY、以及電源和時鐘等部件。DSP通過讀寫NE2000寄存器來控制AX88796B的工作狀態(tài)，通過DMA方式與AX88796B的內部緩存SRAM進行數據交換。芯片自動在SRAM與MAC核之間進行數據發(fā)送接收，再經由內部的PHY層發(fā)送至RJ45接口。串行 E2PROM接口可以用來連接串行EEPROM，用于存儲MAC地址，供AX88796B每次初始化時讀取。AX88796B芯片的內部結構如圖1所示。(2)系統(tǒng)硬件連接。主控制單元TMS320C6722B與網絡芯片AX88796B的連接方式如圖2所示。TMS320C6722B內部為32 b的總線結構，對外擴展EMIF為16 b的寬度，采用異步總線方式可以直接與網絡芯片無縫連接。片選的連接，用EM_CS2連接到網絡的CS，使AX88796B工作在186_l-ike模式，在配置引腳EECK接上拉電阻。本設計沒有連接EEPROM，所有對AX88796B的配置均由TMS320C6722B在初始化時寫入。3 系統(tǒng)的軟件設計AX88796B的網絡驅動程序是TMS320C6722和AX88796B硬件的接口，因此編寫網絡驅動程序模塊應滿足的主要功能有：AX88796B的初始化、報文的接收、報文的發(fā)送；(1)初始化。在AX88796B的初始化過程中除了完成對相關寄存器的定義與賦值外，還要完成對接收緩沖環(huán)的構造。對TMS320C6722B，要完成對應EMIF的設置和中斷的初始化。與網卡有關的初始化如下：(2)報文的接收。判斷AX88796B是否接收到新的數據包有2種方式：輪循和中斷。單片機用輪循方式較多。由于TMS320C6722在此還要進行其他處理，為了提高DSP性能和實時性要求，這里采用中斷方式。當網卡接收到新數據包時進入中斷，首先判斷cpr是否等于bnry，若相等，則表示接收緩沖區(qū)已被存滿，則停止接收數據包，而不會覆蓋舊的數據；若不等，則將接收緩沖區(qū)中待讀取的數據包的起始地址寫入rsar[0，1]寄存器，數據包的開始4字節(jié)寫入rbcr[O，1]寄存器，并啟動遠端DMA讀命令，通過讀取4個信息字節(jié)得到待讀取數據包的長度、接收狀態(tài)和下一個將被讀的頁的指針信息。然后通過遠端DMA讀命令，將數據包從網卡sram中讀入TMS320C6722內存中，并更新讀頁指針寄存器bnr-y，DSP每從網卡內存中讀走一頁數據，bnry便加一，這需要通過程序實現(xiàn)。網卡通過cpr將接收到的數據包寫入接收緩沖區(qū)，每寫完一頁，cpr將自動加一，當加到最后的空頁(這里是 pstop=0x80)時，cpr將自動恢復為接收緩沖區(qū)的首頁(pstart=Ox4c)。網卡接收關鍵性代碼如下：(3)報文的發(fā)送。報文的發(fā)送過程就是調用寫網卡函數，將報文發(fā)送到網卡的內存中去。然后將AX88796B的控制寄存器(CR)的發(fā)送位 TXP(transmit packet)位置1，即將報文發(fā)送。dsp通過遠端dma通道將網卡發(fā)送緩沖區(qū)的起始地址和要發(fā)送的字節(jié)數分別寫入rsar[O，1]和 rbcr[0，1]，然后啟動遠端dma寫命令即可將數據包寫入網卡內存，此后將字節(jié)數寫入tber[O，1]寄存器，啟動發(fā)送命令就可將數據包發(fā)送到網絡上。網卡發(fā)送的關鍵代碼如下：4 結語：在如上所述的底層硬件和軟件設計基礎上，完成了UDP和TCP／IP協(xié)議棧的軟件，系統(tǒng)主要使用這2個協(xié)議進行網絡數據傳輸。長期的系統(tǒng)在線驗證證明，在TMS320C6722上擴展的網絡接口AX88796B，傳輸可靠，性能穩(wěn)定，在100 Mb／s的速度，負荷超過90％的情況下，沒有丟包和錯包出現(xiàn)?？梢?，對這種只有異步總線，又需要網絡大數據量傳輸的應用，該設計是可行的。

衢州網絡接口參數

RJ45網絡連接器也就是指防水等級達到IP68的防水接頭。如今，防水接頭的市場需求越來越廣，嚴格來講，是市場對能夠達到IP68防水標準的防水接頭的需求越來越廣。RJ45連接器的插頭分為非屏蔽和屏蔽兩種。屏蔽RJ45連接器插頭外圍用屏蔽包層覆蓋，其實物外形與非屏蔽的插頭沒有區(qū)別。還有一種專為工廠環(huán)境特殊設計的工業(yè)用的屏蔽RJ45插頭，與屏蔽模塊搭配使用。RJ45網絡連接器的性能指標包括衰減、近端串擾、插入損耗、回波損耗和遠端串擾等。RJ45的各項性能：接觸電阻為2.5mΩ，絕緣電阻為1000mΩ，抗電強度為DC1000V（AC700V）時，一分鐘無擊穿和飛弧現(xiàn)象。RJ45連接器在我們生活中常常出現(xiàn)，細心的你是否發(fā)現(xiàn)了呢？我們電腦用于網絡連接的網線、路由器、交換機都是通過RJ45連接器連接通訊。

衢州網絡接口參數

網絡連接器占有很大的市場重要性，因為網絡需要一個連接器。如果很多工作沒有網絡連接器就無法進行，那么我們有朋友說，連接器如何連接？連接器還有一個插頭。當連接器插頭與插座連接時，必須按照相應的觸點編號進行端接。 RT45網絡連接器在端部鎖定前禁止上電。選擇正確類型的RJ45網絡連接器后，注意插頭末端出水孔的大小，以防止電纜小于孔時漏水。其實網絡連接器的使用方式有很多，比如：從應用層面來解釋，不僅是我們經常理解的網絡數據包，還有其他信號。另外，除了utp，這個連接器還能連接其他傳輸介質嗎？比如同軸電纜還是光纖？連接器大部分是RJ45連接器，用于以太網連接，8P8C，可以連接4對雙絞線，12mm寬，比RJ11系列寬。

衢州網絡接口參數

一些朋友會問，關于六類網線可以運行1000M，想購買1000M交換機作為主網，在一棟樓里，不超過100M，用六類網線設計的通用數據是500M的意思，還沒有明白它的意思嗎？上面提到的1000米和500米指的是帶寬，M是兆位，而不是米。6條線是千兆位網絡的配置。6類網線、6類網線能跑1000米嗎？1000M網絡，要求物理頻率100MHz超五類0.5線徑 OFC無氧銅線，最大頻率155MHz六類0.57線徑 OFC無氧銅線，最大頻率250MHz看起來超五類和六類跑千兆似乎沒什么區(qū)別。所以說六類網線跑千兆是可以的。1000M交換機全稱為1000Mbps網絡，指的是傳輸速率，并非指帶寬，帶寬單位為MHz.CAT6的標準帶寬為250MHz，四對雙向傳輸輕松達到1000Mbps.此類是為千兆網量身定作的。使用CAT5E也是沒有錯的。但是，一定要選擇像Enri-Link Enrique Intelligence這樣的大品牌，以確保它真正滿足千兆網絡的要求，因為在CAT 5E方面，這需要高水平的制造要求。

衢州網絡接口參數

摘要：為了得到比傳統(tǒng)片上網絡的網絡資源接口(NI)更高的數據傳輸效率和更加穩(wěn)定的數據傳輸效果，提出了一種新的高效網絡接口的設計方法，并采用Verilog HDL語言對相關模塊進行編程，實現(xiàn)了高效傳輸功能，同時又滿足核內路由的設計要求。最終通過仿真軟件Xilinx ISE Design Suite 12．3和ModelSim SE 6．2b得到了滿足設計要求的仿真結果。隨著納米時代的到來，集成電路工藝不斷的發(fā)展，特別是VISI設計技術的進步，系統(tǒng)級芯片的設計迎來了巨大的挑戰(zhàn)，而這個挑戰(zhàn)的的關鍵就是怎么樣實現(xiàn)更高的通信效率。這個問題的出現(xiàn)也預示著多核技術時代的到臨。為了應對這個挑戰(zhàn)，人們提出了片上網絡(Network On Chip，NoC)的概念。片上網絡(NoC)移植了網絡通信的方式，進而來解決多核時代的IP核互聯(lián)通信的問題。由于片上網絡(NoC)具有優(yōu)秀的可擴展性和相對較好的功耗效率，目前已經被大多數人認為是解決當前甚至未來芯片設計中關于通信問題的最重要的技術之一。1 NoC簡介為傳統(tǒng)2D-MESH結構的NoC示意圖。圖中明顯可以看出片上網絡(NoC)主要由4部分組成：資源節(jié)點(IP核)、路由節(jié)點、網絡接口NI(Network Interface)和全局鏈路。其中網絡接口NI就是連接IP核與通信網絡的橋梁，同時網絡接口NI的設計也是片上網絡(NoC)設計技術中重要的一環(huán)。網絡接口NI使NoC實現(xiàn)了計算資源與通信網絡部分的分離，允許IP核和網絡通信結構分別獨立進行設計，使計算資源相對網絡更加透明，從而實現(xiàn)不同資源間的互聯(lián)，提高了設計的重用性。網絡接口NI主要面向地址信號，數據的打包、解包、編碼，同步等方面的問題。文獻提出的是一種既滿足擔保服務又滿足最大努力服務的網絡接口NI，但是此網絡接口NI主要應用于AEthereal系統(tǒng)中。文獻介紹了一種以OCP從模塊存在的網絡接口，應用于XpIPes系統(tǒng)。2 通用網絡接口NI的結構及模塊功能網絡接口的作用主要基于網絡中關于信息包信息的傳輸，并且將其轉換成資源模塊可用的形式。它的主要功能包括3個方面：提取關于IP核與網絡之間的通信協(xié)議；支持任何IP核與網絡接口連接；對數據進行打包和解包。當數據在NoC中傳輸時，網絡接口將主IP核中的數據進行打包，并進行校驗，然后將其傳輸到路由節(jié)點進入網絡，最后由目的IP核的網絡接口進行解包，校驗進入到目的IP核中。圖2是通用網絡接口的結構模塊圖，如圖2所示其主要由通用核接口、數據打包單元、數據解包單元、存儲單元和異步FIFO構成。數據打包單元主要將來自IP核的信息進行打包，其首先將信息轉換成流控單元(flit)，然后在網絡中進行傳輸，其主要由包頭編碼單元，數據處理單元和FIFO控制單元構成。而解包單元主要是將數據包進行轉換，滿足目的IP核所需要的數據形式。數據打包單元和數據解包單元共享網絡接口中的存儲單元，這樣做主要是易于鏈接不同模塊。3 高效網絡接口的設計3．1 總體結構的設計與分析本文主要是設計一種高效的網絡接口使其滿足數據的快速傳輸，同時能承受高的通信壓力，使其也可用于核內路由的數據傳輸。核內路由及將傳統(tǒng)的路由節(jié)點嵌入到IP核中，與IP核共享存儲單元，益于IP核與網絡通信部分數據傳輸加速，以便于加快整個NoC的網絡通信速率。據文獻可知，核內路由也將是NoC發(fā)展的重要方向之一。如圖3所示，本文設計的網絡接口主要包含數據接收，數據發(fā)送，緩沖區(qū)模塊和寄存器控制組4部分。當原始數據從IP核傳輸到本網絡接口，首先由數據接收模塊將原始數據打包，并將其分為多個片(flit)。通常數據包被分為：Head flit，Datel flit，Date2 flit，Tailflit等4部分，而本網絡接口將其壓縮為Head flit，Datel flit，Date2 and control flit三部分，主要是將Tailflit壓縮到傳統(tǒng)Data2 flit中，因為Tail flit中只含有一個完成控制信號，所以將其合并到最后一個數據片上，通過寄存器控制模塊控制發(fā)送，通過網絡到達目的網絡接口，由其將接受到的數據包進行解包，滿足目的IP核的需求，同時傳輸到目的IP核。由于本網絡接口也可以嵌入到IP核中，因此可以提前將Head flit發(fā)送出去，使Head flit的發(fā)送與數據打包并行處理。這樣就加速了數據的傳輸速率。此模塊主要是完成接收路由節(jié)點發(fā)出來的數據包以及本地IP核發(fā)出的數據包。其結構如圖4所示，由數據接收邏輯控制模塊和數據接收狀態(tài)機模塊。 此模塊主要工作流程為：接收控制邏輯模塊→產生緩存地址和有效信號→狀態(tài)機模塊→產生接收數據的狀態(tài)。簡單狀態(tài)圖如圖5所示。當系統(tǒng)復位，整個狀態(tài)機處于空狀態(tài)(idle)，當同時接收到有效的數據信號和信道控制信號時，進入接收數據長狀態(tài)(r_length)。隨著clk上升沿的到達，順序進入接收數據目的地址的狀態(tài)(r_desti_addr)，接收源地址狀態(tài)(r_source_addr)，接收數據狀態(tài)(r_receive)。數據接收完成后，置數據傳輸完成信號無效后，狀態(tài)機恢復初始狀態(tài)(idle)。3．3 數據發(fā)送模塊的設計此模塊主要是將從路由節(jié)點得到的數據發(fā)送給IP核，或者是將從IP核得到的數據傳輸到通信網絡中去。設計思路同數據接收模塊相似。結構圖如圖6所示分為2部分：數據發(fā)送控制邏輯模塊和數據發(fā)送狀態(tài)機模塊。其狀態(tài)機的轉移圖如圖7所示。簡述：idle→(有效數據發(fā)送信號)ask(信道請求信號)→(響應信道請求)buf_en→(clk上沿)t_length→t_date→(數據信號完成響應)idle。3．4 寄存器控制組模塊的設計此模塊主要分為：狀態(tài)寄存器，邏輯控制寄存器，接收數據長寄存器，接收數據源地址寄存器。4個寄存器都為8位寄存器。滿足了各節(jié)點對網絡接口的控制。表1為狀態(tài)寄存器。當前網絡接口的工作狀態(tài)有表中寄存器的低兩位所代表?！?”代表處于r_date，“1”代表處于s_date。4 系統(tǒng)仿真與驗證結果 本文設計的網絡接口主要是使用Xilinx ISE Design suite 12．3和ModelSim SE 6．2b仿真軟件進行仿真和驗證。圖8是網絡接口中數據接收模塊功能仿真圖，圖9是數據發(fā)送模塊功能仿真圖。實驗主要是通過主時鐘控制數據的發(fā)送，采用50 MHz的時鐘，每2個時鐘發(fā)送一個IP核數據，發(fā)送完成的到flag標識。從結果可以看出此設計便于加快數據在網絡中的傳輸效率。實驗中源IP核輸出數據為32位，通過NI1把數據分為高16位和低16位輸出，到達目的NI2，通過NI2把數據合并為32位，最終輸入到目的IP核內。結果顯示，數據傳輸過程數據保持了較強的穩(wěn)定性，同時發(fā)送與接收都準確的做出了應答，達到了設計要求。5 結語本文設計的網絡接口主要是針對對數據傳輸速率要求較高，對傳輸效果穩(wěn)定性要求較高的NoC體系。通過實驗基本實現(xiàn)了設計要求，同時此網絡接口具有較強的實用性，對與今后核內路由的研究具有重要的意義。